

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03177961 A

(43) Date of publication of application: 01.08.91

(51) Int. CI

G06F 15/16

G06F 15/62

G06F 15/66

G06F 15/66

H04N 5/265

// G09G 5/00

H04N 1/41

(21) Application number: 01318370

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 07.12.89

(72) Inventor:

OGURA KOJI

MURAKAMI ATSUMICHI


(54) MULTIPROCESSOR CONTROLLER

(57) Abstract:

PURPOSE: To efficiently perform the processing of a moving image signal with parallel processors fewer than ever by dynamically allocating the load distribution of each processor in processing block unit with a data flow control part.

CONSTITUTION: A system is comprised in such a way that parallel processing is applied to an image in frame unit inputted from an input bus 2 after dividing into plural blocks of small screen with plural parallel processors 5, and they are outputted to an output bus 4. For that purpose, the system is comprised so that the processing state of each processor 5 and the working state of the output bus 4 are stored in a state register 10, and the load distribution of the processor 5 can be dynamically allocated in block unit with the data flow control part 7, and also, access to the input bus 2 and the output bus 4 by the processor 5 can be performed asynchronously. Thereby, it is possible to efficiently control the encoding, processing, and delivery of a moving image only by providing a few number of processors of comparatively low speed, and to contribute to the miniaturization and low cost of the system.

COPYRIGHT: (C)1991,JPO&Japio



⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公開特許公報(A) 平3-177961

(6)	lnt.	Cl.	5	識別記号	庁内整理番号		43公開	平成3年(199	1)8月1日
G	06	F	15/16 15/62	3 8 0 Z 3 4 0	6945-5B 8125-5B					
			15/66	330 K	8419-5B 8419-5B 8942-5C					
// G	04 09 04	ZGZ	5/265 5/00 1/41	Z Z						
•	0-7		. 1/41	_		審査請求	未請求	請求項の数	1	(全6頁)

ᡚ発明の名称 マルチプロセツサ制御装置

②特 願 平1-318370

@出 願 平1(1989)12月7日

⑫発 明 者 小 倉 康 二 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通

信システム研究所内

⑩発明者村上 篇道 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通

信システム研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 田澤 博昭 外2名

明 相言

1. 発明の名称

マルチプロセッサ制御袋置

2. 特許請求の範囲

入力の複数である。 大力では数からないでは、 大力では数からないでは、 大力では数からないでは、 大力では数からないでは、 大力では数からないでは、 大力ではないでは、 大力ではないでは、 大力ではないでは、 大力では、 大力で

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、並列構成の複数のディジタル信号 処理プロセッサにより、フレームごとの画像デー タをプロック単位で処理するマルチプロセッサ制 你装置に関するものである。

〔従来の技術〕

第5回は例えばアイイーイーイー グロブコム ′87 P453「ア リアルタイム ビデオ シグナル プロセッサ スータブル フォア モ ーション ピクチャ コーディング アプリケー ションズ」 (IEEE GLOBCOM '87 P453 [A Realtime Vide o Signal Processor su itable for Motion Pict ure Coding Aprications,)に示された従来のマルチプロセッサ制御装置を 示すブロック接続図であり、図において、1は入 力信号、3は出力信号、5は並列接続された複数 のディジタル信号処理プロセッサ(以下、プロセ ッサという)、201は各プロセッサ5に対する 入力パス2および出力パス4上の入出力信号1. 3の入出力を制御する入出力データバススイッチ、 113は各プロセッサ5に分配されるフィードパッ

特開平3~177961(2)

クデータ、202は各プロセッサ 5 へのフィード バックデータ 1 3 を制御するフィードバックバス スイッチ、12 は各プロセッサ 5 が出力するフィ ードバックデータ 1 3 を記憶するフィードバック フレームメモリである。

ータが1フレームに組み立てられる。このため、各プロセッサ5の処理関始タイミングは完全に同期する必要がある。1フレームに再構成されたデータは、次の処理に応じて、出力12に出力されいはフィードパックフレームメモリ12に出力される。入出カデータ入出力タイミングおよび処理関始タイミングを各部に供給する。世界によってはカタイミングを各部に供給する。

このマルチプロセッサ制御装置では、第6回に示すような典型的な動画像符号化で用いられるフィルタを実現する場合に、入力データ中の担当領域に相当する部分とその周辺データを取り込み、フィルタ処理する。第6回において、注目画表 X.1.にフィルタ処理した X.1.は

 $X_{i,i} = (X_{i-1,i-1} + 2 X_{i,i-1} + X_{i+1,i-1} + 2 X_{i-1,i} + 4 X_{i,i+1} + 2 X_{i+1,i} + 4 X_{i,i+1} + 2 X_{i+1,i+1}) / 1 6$

で求められる。

この処理において、処理単位ブロックの外周一 画素の計算については周辺処理ブロックの画操を 必要とする。また、1フレームをM個に分割して 処理するときの1フレーム当りの処理時間では例 えば第7図(a)のように3分割した領域A,B。 Cについては、第7図(b)のような処理時間で となる。すなわち、この処理時間では

 $T = MAX (Tfn, n=0, M) \ge \frac{TT}{M}$

Tf:1つのプロセッサ5で1フレームの処理を行ったときの、1フレームあたりの処理時間

Tín:n個のプロセッサで1フレームの処理 を行ったときの小箇面あたりの処理時

で与えられる。これより、分割数を増やすことで、 比較的低速のプロセッサを用いても、高速の画像 処理が可能となる。そして、このようなフレーム 間動画像符号化では、例えば前の処理の結果から、 ブロック単位にフィルタのオン/オフを適応制御 するのが一般的で、このため処理時間に偏差が生 じる処理となる。

[発明が解決しようとする課題]

従来のマルチプロセッサ制御装置は以上のように構成されているので、このような処理時間に偏差が生じる処理では、各プロセッサ5へ固定的な負荷配分を行うため、処理時間の割り当てを最悪値に設定する必要があり、処理能力に余裕があるにもかかわらずプロセッサ5の並列数が増大するなどの課題があった。

この発明は上記のような課題を解消するためになされたもので、より少ないプロセッサの並列数で効率の良い動画像借号の処理ができるマルチプロセッサ制御装置を得ることを目的とする。

[課題を解決するための手段]

この発明に係るマルチプロセッサ制御装置は、 複数の並列接続されたプロセッサにより、入力パ スから入力されたフレーム単位の画像を小画画の 複数プロックに分けて並列処理して、外部パスへ

特開平3-177961(3)

出力できるようにし、これらの各プロセッサの処理状態や外部バスの使用状態を状態レジスタに格納し、この状態レジスタの状態出力にもとづいて、データフロー制御部により上記プロセッサの負荷配分を上記プロック単位で動的に割り付け、かつこれらのプロセッサが上記入力バス、出力バスに非同期にアクセスするような構成としたものである。

(作用)

この発明におけるマルチプロセッサ制御装置は、 上位のデータフロー制御部によって各プロセッサ の負荷配分を処理ブロック単位に動的に割り付け、 各プロセッサが入力バスを非同期にアクセスでき るようにし、また、状態レジスタに各プロセッサ の処理状態を記憶させ、各プロセッサ間のバス調 停を図りながら、最小構成で効率の良い画像をブロック単位で並列処理するように動作する。

(発明の実施例)

以下、この発明の一実施例を図について説明する。第1図において、1は入力信号、2は入力バ

を含む有効プロックとその周辺画素データ・10 3はフィルタ処理済データの中で周辺の処理ドータの中で周辺の必要ドータの中で周辺の必要ドータの連盟がデータの連盟がデータの連盟がデータを登しない。これがエッジ部およびコーナ部の画素データを12レーム分のではカルンでは、105はフィルタ処理後にローカルメモリ12に転送される1フレーム分のデータである。

第3回はフレーム分割した処理ブロックを示し、 106は処理ブロックのインサイド部、107は 処理ブロックのエッジ部、108は処理ブロック のコーナ部である。

また、第4図は3つのプロセッサに対して動画 像のフレームを分割する原理を説明する説明図で ある。

次に動作について説明する。この発明では、動 画像信号処理を対象とし、1フレームを構成する

第2図は上記プロック接続図の詳細を示す要部のプロック接続図であり、101はフィルタ未処理データ、12はフィルタ未処理データ101を1フレーム分記憶したフィードパックフレームメモリ、5はフィルタ処理をプロック単位で行うプロセッサ、102はフィルタ処理を行う有意画素

複数個の処理プロックを順に空状態のプロセッサ 5 に割り当てる動的分割式の並列処理を行う。す なわち、第1回において、データフロー制御部7 は各プロセッサ5の処理状態を記憶した状態レジ スタ10を読み出して、入力待ち状態にあるプロ セッサ5の1つに対して、入出力制御信号8を出 カして起動をかける。入出力制御信号8を受けた プロセッサ5は、データフロー制御郎7により通 知された担当の処理ブロックの頭像データを、入 カバス2を介して取り込む。さらに、前フレーム のデータをフィードパックパス11を介してフィ ードパックフレームメモリ12より取り込み、予 め決められた処理を行う。この処理を完了したプ ロセッサ5は出力待ちの状態個号9を状態レジス タ10に出力して待ち状態に入る。その後に、デ ータフロー制御部7が状態レジスタを読み出した 時、出力バス4が空状態ならば、該当プロセッサ 5に出力を許可する制御信号を出力する。制御信 号を受けたプロセッサ5は出力パス4を介して処 理済データを出力する。

特開平3-177961(4)

次にこの動作の詳細を、第2図乃至第4図を参 風して説明する。ここでは、プロセッサ5が3つ のプロセッサ5A、SB、5Cからなり、かつ助 画像フレームを勤的に分割する場合について述べ る。まず、各プロセッサ5A,5B,5C間には 予め優先順位が決められており、優先順位の高い 順、例えばプロセッサ5Aが一番高く、プロセッ サ5Cが一番低い願位に、ブロック単位で入力ブ ロックを読み出し、各プロセッサ5A~5Cにつ いて予め設定されたプログラムにもとづいて函像 符号化処理を行う。このとき、フレームの先頭に 位置する3つのブロックは、獅4図(a),(b) に示すようにプロセッサ5Aに対してプロック a, がプロセッサ5Bに対してブロックb, が、プ ロセッサ5Cに対してブロックc。がそれぞれ創 り当てられる。これら3つのプロセッサ5A~5 Cのうち最初にブロックc、の処理を完了したプ ロセッサ5Cに対して、データフロー制御部7は 次のブロックc。を割り当てる。以降、1フレー ムの処理が完了するまで、処理が完了して空状態

となったプロセッサに対して、 次 ブロック を担当 させていく、すなわち、 ブロック s .. → ブロック a .. → ブロック b .. → ブロック b .. → … のようにな ス

また、フィードバックフレームメモリ12に配 位されたフィルタ未処理の1フレームのデータは、 フィルタ処理を行う有意画素を含む有効ブロック と有意画液を含まない無効プロックから構成され ている。そして、第1回において、データフロー 制御部でからその有効プロックのうちの1つを割 り当てられたプロセッサ5は、フィードバックフ レームメモリ12から有効ブロックとその周辺画 素を入力してフィルタ処理を行う。プロセッサ5 は処理後に周辺ブロックのフィルタ処理に使用し ないインサイド部106の画表をフィードバック フレームメモリ12上の入力データに上書きし、 他のプロックで使用するエッジ部107とコーナ 部108の両表データ104は一度ローカルメモ り6に迅避させて1フレーム分遅延させ、1フレ ーム分の処理が終了した後、フィードバックフレ

ームメモリ12に1フレーム分のデータ105を 転送する。その結果、無効データはフィードバッ クフレームメモリ12にそのまま残り、有効ブロ ックデータのみ書き換えられる。

上記の制御方式においては、1 フレームをM個のプロセッサ 5 で処理したときの1 フレーム当たりの処理時間では、

$$T = \frac{Tf}{M} \cdot \frac{\alpha}{100} \leq \frac{Tf}{M}$$

Tf:1つのプロセッサ 5 で1フレームの処理 を行ったときの、1フレームあたりの処 理時間

α : 有効プロック率 (百分率) で与えられる。

(発明の効果)

以上のように、この発明によれば複数の並列接続されたプロセッサにより、入力パスから入力されたフレーム単位の画像を小囮面の複数プロックに分けて並列処理して、外部パスへ出力できるようにし、これらの各プロセッサの処理状態や外部

4. 國衙の簡単な説明


特開平3-177961(6)


フレーム画像の分割領域および処理時間を示す説 明図である.


2は入力パス、4は出力パス、5はディジタル 倡号処理プロセッサ (プロセッサ)、10は状態 レジスタ。

なお、図中、同一符号は同一、または相当部分 を示す。

三菱電機株式会社 弁理士 10 (外2名)







図



(a) b1 | c1 | C2 02 ٥l b2 | b3 | a3 | c3 b4 04 C4 05 ь6 **b**5 c 5 a6 08 c6 **a**7 **b7** c7 **a** 9 ьв c 8

(b)

1								
プロセッサ 5A	a 1	o 2			\prod	a 3		
プロセ _~ サ 5 B		ЬІ		pS	b 3	b4		
プロセッサ50	¢1	c 2				c3		

特開平3-177961 (6)

